IBMが50％のパワーアップを約束するチップ技術を発表

IBMは、今後5年以内に、現行のマイクロプロセッサよりも最大50%高性能で、かつ大幅にエネルギー効率の高いチップの製造を可能にする新たな半導体技術を発表した。この画期的な技術は3次元アーキテクチャに基づいており、電子部品の小型化における新たな段階を切り開くものだ。

トランジスタ密度を2倍にする3Dアーキテクチャ

アメリカのグループは、2021年に発表された「2nm」プロセスに続く、いわゆる「0,7nm」技術を発表した。この技術は2025年末に量産開始予定だ。この名称はチップの実際のサイズとは一致しないものの、演算能力の重要な要素であるトランジスタ密度の向上を反映している。

IBMは、トランジスタを1層ではなく複数層に積み重ねる新しい「ナノスタック」アーキテクチャにより、爪ほどの大きさのチップに約1000億個のトランジスタを集積できると主張している。これは、従来の2nm技術の約2倍の数だ。これにより、将来のチップは同等のエネルギー消費量で、50%高い演算能力と1,7倍の処理能力を実現するという。

少なくとも5年間は工業化は見込まれない

IBMは、この技術はまだ工業生産の段階には至っておらず、少なくとも5年間は商業化は不可能だと明言している。同社は自社でチップを量産しておらず、専門メーカーとのライセンス供与モデルを継続する計画だ。

3Dアーキテクチャは、人工知能の開発に不可欠な従来のプロセッサ（CPU）とグラフィックス処理ユニット（GPU）の両方に使用できるだけでなく、性能を40%向上させる可能性のあるSRAMメモリにも利用できる。IBMは、このアプローチによって2040年までに0,1ナノメートルオーダーのプロセスへのさらなる小型化が可能になると考えている。